Главная » 2015 » Февраль » 20 » Архитектура компьютеров. Архитектура микропроцессорного ядра и системных устройств: Учебное пособие. Ч. 1
15:04
Архитектура компьютеров. Архитектура микропроцессорного ядра и системных устройств: Учебное пособие. Ч. 1
Архитектура компьютеров. Архитектура микропроцессорного ядра и системных устройств: Учебное пособие. Ч. 1 — Пособие дает целостное, системное представление о архитектуре, взаимосвязи и функциональном назначении основных модулей, а также возможности управления модулями на уровне управляющих портов ввода/вывода. В первой части рассмотрены общие вопросы архитектуры, архитектура материнской платы (система шин), микропроцессоров, системной памяти и модулей системной платы (часы реального времени и CMOS память, системный таймер, подсистема DMA, подсистема прерываний, клавиатура). Предназначено для студентов всех специальностей бакалаврата 6.0915 «Компьютерная инженерия», а также может быть полезна как для начинающих, так и для опытных программистов при создании эффективного программного обеспечения.
Название: Архитектура компьютеров. Архитектура микропроцессорного ядра и системных устройств: Учебное пособие. Ч. 1 Автор: Поворознюк А. И. Издательство: Торнадо Год: 2004 Страниц: 355 Формат: PDF Размер: 13,6 МБ ISBN: 966-635-542-6 Качество: Отличное Язык: Русский
Содержание:
Введение 1. Архитектура компьютеров. Определения, классификация и этапы развития 1.1. Понятие архитектуры компьютеров 1.2. Архитектура аппаратных средств 1.3. Архитектура неймановского компьютера 1.4. Архитектура постнеймановських компьютеров 1.5. Контрольные вопросы 2. Системный интерфейс и архитектура системной платы 2.1. Архитектура системной платы 2.1.1. Синхронизация 2.1.2. Чипсет 2.2. Система шин 2.2.1. Особенности организации работы шины 2.2.2. Характеристики шин ПК 2.3. Распределение адресного пространства ввода/вывода и технология Plug and Play 2.4. Контрольные вопросы 3. Архитектура микропроцессоров семейства І80х86 3.1. Общие характеристики микропроцессоров и эволюция развития 3.2. Программная модель 3.2.1. Программная модель 16-разрядных микропроцессоров 3.2.2. Программная модель 32-разрядных микропроцессоров 3.2.2.1. Регистры 3.2.2.2. Управление памятью 3.2.2.3. Типы данных 3.2.2.4. Команды и их форматы 3.2.2.5. Контрольные вопросы 3.3. Организация защищенного режима 3.3.1. Основные понятия защищенного режима 3.3.2. Сегментная организация памяти 3.3.3. Страничная организация памяти 3.3.3.1. Базовый механизм страничного управления 3.3.3.2. Расширение размера страницы 3.3.3.3. Расширение физического адреса 3.3.3.4. Совмещение сегментации и страничной организации памяти 3.3.4. Прерывания и исключения 3.3.5. Организация мультизадачности 3.3.6. Виртуальный режим V86 и EV86 3.3.7. Контрольные вопросы 3.4. Кэширование памяти 3.4.1. Принципы кэширования 3.4.1.1. Кэш прямого отображения 3.4.1.2. Наборно-ассоциативный кэш 3.4.1.3. Ассоциативный кэш 3.4.2. Пересылка строк кэш-памяти в пакетном режиме 3.4.3. Архитектура и характеристики средств кэширования 3.4.4. Управление кэшированием 3.4.5. Контрольные вопросы 3.5. Математический сопроцессор и технология ММХ 3.5.1. Математический сопроцессор 3.5.1.1. Программная модель FPU 3.5.1.2. Форматы чисел FPU 3.5.1.3. Команды и их форматы 3.5.1.4. Особенности организации работы устройства FPU 3.5.2. Технология MMX, 3DNow!, SSE, SSE2 3.5.3. Контрольные вопросы 3.6. Микроархитектура микропроцессоров 3.6.1. Микроархитектура микропроцессоров І8086 - І80484 3.6.2. Микроархитектура микропроцессоров Р5 3.6.3. Микроархитектура микропроцессоров Р6 3.6.4. Микроархитектура микропроцессоров Р7 3.6.5. Контрольные вопросы 3.7. Тестирование, отладка, мониторинг и идентификация микропроцессоров 3.7.1. Начальный сброс и тестирование 3.7.2. Средства отладки программного обеспечения 3.7.3. Зондовая отладка 3.7.4. Режим системного управления SMM 3.7.5. Метки реального времени и мониторинг производительности 3.7.6. Идентификация процессоров 3.7.7. Контрольные вопросы 3.8. Пример программирования 4. Системная память персонального компьютера 4.1. Логическая организация памяти 4.1.1. Распределение адресного пространства памяти 4.1.2. Расширенная память 4.1.3. Отображаемая (дополнительная) память (Expanded Memory) 4.1.4. Системная или «теневая» память (Shadow RAM) 4.2. Физическая организация памяти 4.2.1. Организация динамической ОЗУ 4.2.2. Организация банков памяти и режимы работы ОЗУ 4.2.3. Типы динамической памяти (FPM, EDO, BEDO, SDRAM) 4.2.4. Модули динамической памяти 4.3. Примеры программирования 4.4. Контрольные вопросы 5. Часы реального времени и CMOS память 5.1. Архитектура и принцип действия часов реального времени 5.2. Данные, хранящиеся в оперативной памяти (в области сохранения BIOS) 5.3. Примеры программирования 5.4. Контрольные вопросы 6. Системный таймер 6.1. Архитектура и назначение таймера 6.2. Режимы работы таймера 6.3. Программирование таймера 6.4. Генерация звуков и музыки 6.5. Примеры программирования таймера 6.6. Контрольные вопросы 7. Подсистема прямого доступа к памяти (DMA) 7.1. Принципы работы контроллера DMA 7.2. Типы передач 7.3. Описание внутренних регистров DMA 7.4. Организация подсистемы DMA 7.5. Программное управление контроллером DMA 7.6. Пример программирования DMA 7.7. Контрольные вопросы 8. Подсистема прерываний 8.1. Организация прерываний 8.2. Программируемый контроллер прерываний 8.3. Работа контроллеров прерывания в составе IBM-подобных ПК 8.4. Пример программирования 8.5. Контрольные вопросы 9. Клавиатура 9.1. Контроллер клавиатуры системного блока 9.2. Блок клавиатуры 9.2.1. Организация работы блока клавиатуры 9.2.2. Работа обработчика INT 09h 9.2.3. Режимы работы контроллера 8048 блока клавиатуры и его программирование 9.3. Буфер клавиатуры 9.3.1. Организация буфера клавиатуры 9.3.2. Расширение буфера клавиатуры 9.4. Примеры программирования клавиатуры 9.5. Контрольные вопросы Литература Приложение А. Скан коды 83/84 и 101 - клавишных клавиатур