Содержание:

Предисловие автора
Часть 1. Справочная информация по семейству LPC2000
Глава 1. Общее описание микроконтроллеров LPC2000
1.1. Характерные особенности микроконтроллеров семейства LPC2000
1.2. Приложения
1.3. Особенности архитектуры
1.4. Процессорное ядро ARM7TDMI-S
   1.4.1. Режимы работы и регистровые модели процессора в состоянии ARM
   1.4.2. Способы адресации и система команд ARM
   1.4.3. Регистровые модели процессора в состоянии THUMB
   1.4.4. Система команд THUMB
   1.4.5. Обработка исключительных ситуаций
   1.4.6. Время реакции на прерывания
1.5. Flash-память на кристалле
1.6. Статическое ОЗУ на кристалле
1.7. Специальные регистры микроконтроллера
1.8. Блок-схемы микроконтроллеров LPC2000
Глава 2. Организация системной памяти
2.1. Массив системной памяти
2.2. Карта памяти и операционные режимы
2.3. Переотображение памяти
2.4. Аварийное прекращение работы выборки данных
Глава 3. Контроллер внешней памяти (EMQ
3.1. Функциональные характеристики
3.2. Описание
3.3. Регистры ЕМС
3.4. Интерфейс внешней памяти
3.5. Типичные шинные последовательности сигналов
3.6. Выбор внешней памяти   
Глава 4. Блок управления системой
4.1. Основные функции
4.2. Линии интерфейса управления
4.3. Регистры интерфейса управления
4.4. Стабилизированный кварцевый генератор
   4.4.1. Алгоритм выбора тактовой частоты
4.5. Входы внешних прерываний
   4.5.1. Описание регистров
   4.5.2. Множества выводов внешних прерываний
4.6. Управление памятью
   4.6.1. Рекомендации по использованию возможности управления памятью
4.7. Встроенная система ФАПЧ
   4.7.1. Описание регистров ФАПЧ
   4.7.2. Прерывание от ФАПЧ
   4.7.3. Режимы ФАПЧ
   4.7.4. Система ФАПЧ и режим Power Down
   4.7.5. Вычисление частоты ФАПЧ
   4.7.6. Процедура настройки параметров системы ФАПЧ
4.8. Управление потребляемой мощностью
   4.8.1. Описание регистров
   4.8.2. Рекомендации по использованию управления потребляемой мощностью
4.9. Системный сброс
4.10. Делитель VPB
4.11. Таймер «пробуждения»
Глава 5. Модуль акселератора памяти (МАМ)
5.1. Описание
5.2. Состав модуля акселератора памяти
5.3. Банки Flash-памяти
5.4. Защелки команд и защелки данных
5.5. Проблемы программирования Flash-памяти
5.6. Режимы работы модуля акселератора памяти
5.7. Конфигурация модуля акселератора памяти
5.8. Описание регистров модуля акселератора памяти
5.9. Рекомендации по использованию модуля акселератора памяти
Глава 6. Контроллер векторов прерываний (VIC)
6.1. Описание VIC
6.2. Регистры VIC
6.3. Источники прерываний
6.4. Ложные прерывания
6.5. Детальные исследования ложных прерываний
6.6. Рекомендации по использованию VIC
Глава 7. Цоколевка и назначение выводов
Глава 8. Блок коммутации выводов
8.1. Назначение
8.2. Описание регистров
8.3. Значения регистров выбора функций выводов
8.4. Управление загрузкой в микроконтроллерах с контроллером внешней памяти
Глава 9. Линии ввода/вывода общего назначения (GPIO)
9.1. Описание регистров GPIO
9.2. Рекомендации по использованию GPIO
Глава 10. Универсальный асинхронный приемопередатчик UART0
10.1. Описание регистров UART0
10.2. Архитектура UART0
Глава 11. Универсальный асинхронный приемопередатчик UART1
11.1. Описание регистров UART1
11.2. Архитектура UART1
Глава 12. Интерфейс I²C
12.1. Типовые особенности LPC2000
12.2. Общее описание
12.3. Операционные режимы I²C
   12.3.1. Режим ведущего передатчика
   12.3.2. Режим ведущего приемника
   12.3.3. Режим ведомого приемника
   12.3.4. Режим ведомого передатчика
12.4. Описание выводов
12.5. Описание регистров
Глава 13. Интерфейс SPI
13.1. Архитектура блока SPI
13.2. Описание интерфейса SPI
   13.2.1. Краткий обзор SPI
   13.2.2. Передача данных через SPI
13.3. Детализация периферии SPI
   13.3.1. Общая информация
   13.3.2. Операции ведущего
   13.3.3. Операции ведомого
   13.3.4. Условия возникновения исключительных ситуаций SPI
13.4. Описание выводов SPI
13.5. Описание регистров SPI
Глава 14. Контроллеры CAN и приемные фильтры
14.1. Отличительные особенности контроллеров CAN семейства LPC2000
14.2. Описание выводов CAN
14.3. Карта памяти блока CAN
14.4. Регистры контроллера CAN
14.5. Операции контроллера CAN
   14.5.1. Обработка ошибок
   14.5.2. «Спяший» режим
   14.5.3. Прерывания
   14.5.4. Приоритет передачи
14.6. Центральные регистры CAN
14.7. Глобальный приемный фильтр
   14.7.1. Регистры приемного фильтра
   14.7.2. Примеры таблиц приемного фильтра и значений идентификаторов
14.8. Режим «fullCAN»
Глава 15. Таймеры TIMER0 и TIMER1
15.1. Общее описание
15.2. Архитектура таймера
15.3. Описание выводов
15.4. Описание регистров таймеров
15.5. Пример операций таймера
Глава 16. Широтмо-импульсный модулятор (PWM)
16.1. Основные функциональные характеристики
16.2. Структура и общее описание модуля PWM
   16.2.1. Правила изменения выходного сигнала в канале PWM с управлением одиночным перепадом
   16.2.2. Правила изменения выходного сигнала в канале PWM с управлением двойным перепадом
16.3. Описание выводов PWM
16.4. Описание регистров PWM
Глава 17. Аналого-цифровой преобразователь (ADC)
17.1. Описание выводов ADC
17.2. Описание регистров ADC
17.3. Операции модуля ADC
   17.3.1. Преобразование, вызываемое аппаратно
   17.3.2. Генерация тактового сигнала
   17.3.3. Прерывания
   17.3.4. Влияние на точность АЦП цифровых цепей
Глава 18. Модуль часов-календаря реального времени (RTC)
18.1. Архитектура модуля RTC
18.2. Описание регистров RTC
   18.2.1. Прерывания от модуля RTC
   18.2.2. Смешанная группа регистров
   18.2.3. Прерывание от инкрементирования счетчиков
   18.2.4. Сигнальная маска
   18.2.5. Регистры консолидированного времени
   18.2.6. Группа счетчиков времени
   18.2.7. Определение високосного года
   18.2.8. Группа сигнальных регистров
18.3. Рекомендации по использованию модуля RTC
18.4. Делитель опорной частоты (предделитель) RTC
   18.4.1. Примеры использования предделителя
   18.4.2. Операции предделителя RTC
Глава 19. Сторожевой таймер (WDT)
19.1. Описание WDT
19.2. Описание регистров WDT
19.3. Рекомендации по использованию сброса от WDT и внешнего запуска
Глава 20. Организация и программирование Flash-памяти
20.1. Система Flash-памяти LPC2000
20.2. Загрузчик Flash-памяти
20.3. Карта памяти после сброса
20.4. Критерий действительного пользовательского программного кода
20.5. Коммуникационные протоколы
20.6. Блок-схема процесса загрузки
20.7. Номера секторов Rash-памяти
20.8. Зашита кода от чтения
20.9. Команды ISP
20.10. Команды IAP
20.11. Интерфейс JTAG программирования Flash-памяти
Глава 21. Модуль ЦАП (DAC)
21.1. Описание выводов ЦАП
21.2. Описание регистров ЦАП
21.3. Операции ЦАП
Глава 22. Встроенные логические схемы отладки (ICE)
22.1. Описание ICE
22.2. Описание выводов ICE
22.2.1. Состояние мультиплексированных выводов JTAG при сбросе
22.3. Описание регистров ICE
Глава 23. Встроенная макроячейка трассировки (ЕТМ)
23.1. Описание ЕТМ
23.2. Конфигурация ЕТМ
23.3. Описание выводов ЕТМ
   23.3.1. Мультиплексированные выводы ЕТМ в состоянии сброса
23.4. Описание регистров ЕТМ
Глава 24. Отладчик RealMonilor
24.1. Описание RealMonitor
24.2. Компоненты RealMonitor
24.3. Порядок работы Real Monitor
   24.3.1. Разрешение работы RealMonitor
24.4. Обработка исключительных ситуаций
   24.4.1. Обработка исключительных ситуаций RealMonitor
   24.4.2. Инициализация RMTarget
24.5. Пример кода с использованием RealMonitor
24.6. Опции компоновки RealMonitor
Список рекомендуемой литературы к Части 1
Часть 2. Разработка и отладка приложений на базе LPC2000
Глава 25. Интегрированная среда IDE IAR Embedded Workbench™
25.1. Структура IDE
   25.1.1. Структура директорий IDE
   25.1.2. Микроконтроллеры, поддерживаемые IDE
   25.1.3. Типы файлов IDE
25.2. Создание проектов приложений в IDE
   25.2.1. Параметры настройки нового проекта
   25.2.2. Создание окна рабочей области
   25.2.3. Создание нового проекта
   25.2.4. Добавление файлов к проекту
   25.2.5. Задание опций проекта
25.3. Компилирование и компоновка приложения
   25.3.1. Компилирование исходных файлов
   25.3.2. Анализ файла листинга
   25.3.3. Компоновка приложения
   25.3.4. Анализ файла карты компоновщика
25.4. Отладка приложения в режиме симуляции
   25.4.1. Старт отладчика
   25.4.2. Организация окон
   25.4.3. Просмотр команд исходного текста
   25.4.4. Отслеживание переменных
   25.4.5. Установка и мониторинг точек останова
   25.4.6. Отладка в режиме дизассемблирования
   25.4.7. Мониторинг регистров
   25.4.8. Мониторинг памяти
   25.4.9. Просмотр окна терминала ввода/вывода
   25.4.10. Завершение выполнения приложения
Глава 26. Совместное использование в приложении модулей на C и на ассемблере
26.1. Соглашение о вызовах
26.2. Добавление ассемблерного модуля к проекту
   26.2.1. Модификации заданных установок проекта
   26.2.2. Исследование ассемблерного файла листинга
   26.2.3. Завершение компоновки проекта
Глава 27. Симуляция прерываний
27.1. Добавление программы обработки прерывания
   27.1.1. Текст программы обработки прерывания
27.2. Задание параметров проекта
   27.2.1. Установка среды симуляции
   27.2.2. Определение макрофайла установок C-SPY
   27.2.3. Определение опций C-SPY
   27.2.4. Формирование проекта
   27.2.5. Старт симулятора
   27.2.6. Определение симулируемого прерывания
   27.2.7. Задание точки останова немедленного чтения
27.3. Выполнение приложения
27.4. Использование макроопределений для прерываний и точек останова
Глава 28. Работа с модулями библиотек
28.1. Использование библиотек
28.2. Создание нового проекта
28.3. Создание библиотечного проекта
28.4. Использование библиотеки в прикладном проекте
Глава 29. Универсальный компоновщик IAR XLINK Linker™
29.1. Объектный формат
29.2. Функции IAR XLINK
29.3. Выходной формат
29.4. Входные файлы и модули
   29.4.1. Библиотеки
   29.4.2. Создание библиотек
29.5. Сегменты
   29.5.1. Управление сегментами
   29.5.2. Переадресация
   29.5.3. Типы распределения сегментов
   29.5.4. Типы сегментов памяти
   29.5.5. Ошибки перекрытия
   29.5.6. Ошибки диапазона
   29.5.7. Примеры размещения сегментов
29.6. Настройки XLINK в IDE IAR Embedded Workbench
   29.6.1. Опции XLINK
29.7. Примеры командных файлов компоновщика
Глава 30. Отладка приложений в целевой системе
30.1. Аппаратные средства отладчика C-SPY
30.2. Отладка с помощью аппаратных средств C-SPY
   30.2.1. Старт отладчика
   30.2.2. Задание контрольных точек в целевой системе
Глава 31. Запись пользовательских программ во Flash-память микроконтроллеров
31.1. Загрузка Flash-памяти с помощью LPC2000 Flash Utility
31.2. Загрузка Flash-памяти микроконтроллеров LPC2000 с помощью C-SPY
   31.2.1. Задание загрузчика Flash-памяти
   31.2.2. Механизм загрузки во Flash-память
   31.2.3. Требования к компоновке
   31.2.4. Порядок действий при загрузке во Rash-память
Глава 32. Общее описание настроек проектов в 1AR EWARM
Глава 33. Пользовательские проекты на базе микроконтроллеров LPC2000
33.1. Платформа для создания приложений
33.2. Интерфейс ввода/вывода в целевой пользовательской системе
   33.2.1. Интерфейс кнопок управления
   33.2.2. Интерфейс ЖКИ
33.3. Первый пользовательский проект
33.4. Интерфейс обслуживания RTC
33.5. Интерфейс обслуживания АЦП
33.6. Интерфейс обслуживания ШИМ (PWM)
33.7. Интерфейс обслуживания UART
33.8. Интерфейс обмена с внешней памятью через I²C
33.9. Интерфейс обмена с внешним устройством через SPI
33.10. Обслуживание внутрисхемного программирования IAP
Список рекомендуемой литературы к Части 2
Краткий словарь терминов
Приложение 1. Предельно допустимые параметры микроконтроллеров LPC2000
Приложение 2. Статические характеристики микроконтроллеров LPC2000
Приложение 3. Статические характеристики АЦП микроконтроллеров LPC2000
Приложение 4. Динамические характеристики микроконтроллеров LPC2000
Приложение 5. Принципиальная схема одного из возможных исполнений интерфейса Wiggler
Приложение 6. Таблица фонтов (шрифтов) для русифицированного ЖКИ со встроенным контроллером управления, совместимым с HD44780
Материалы, размещенные на компакт-диске